Описание и особенности микросхемы

Плата управления RBX-877 V2 построена на базе процессора с гибким программированием T89C51AC2.

Написание программы для тестирования платы управления RBX-877 V2

Цель работы:

Изучить плату управления мехатронной системой IE-ROBO-51, написать программу для её тестирования.

Основные теоретические сведения:

Особенности:

- 80C51 основная архитектура;

- 256 Байтов оперативной памяти On-chip;

- 1 Кбайт On-chip XRAM;

- 32 Кбайт флеш-памяти On-chip

Срок хранение данных: до 10 лет в 85C

Цикл Read/Write: 10K;

- 2 Кбайт флеш-память On-chip для загрузочног сектора;

- 2 Кбайт On-chip EEPROM;

Цикл Read/write: 100K;

- 4-горизонтальных прерывания 14-источников данных;

- Три 16-разрядных Таймера;

- Полный спаренный UART совместимый с 80C51;

- Максимальная частота для кристалла - 40 Мгц,

в X2-методе - 20 Мгц (Ядро ЦП, 20 Мгц);

- Пять портов: 32 + 2 цифровых линии I/O;

- Пятиканальный 16-разрядный PCA;

- Двойной указатель данных;

- 21-разрядный таймер(7 Программируемых);

- On-chip логика;

- Энергетические методы сохранения данных:

Обычный метод

Метод Power-down;

- Электроснабжение: 3V к 5.5V;

- Рабочая температура: - 40С до +85C;

- Корпуса исполнения: VQFP44, PLCC44;

Описание:

T89C51AC2 - высоко производительная версия 80C51 с 8-ми разрядным микроконтроллером. Содержит 32 Кбайта флеш-памяти для программы и данных.

32 килобайта флеш-памяти могут программироваться или в параллельном режиме, или в серии режима со способностью ISP или программным обеспечением. Внутреннее напряжение программирования производится от стандартного вывода VCC.

T89C51AC2 сохраняет все особенности 80C51 с 256 байтами внутренней оперативной памятью, 7-исходный 4-горизонтальный диспетчер прерывания и три порта таймера/счетчика. Кроме того T89C51AC2 имеет 10-разрядный АЦП конвертер, 2 Кбайта загрузочной флеш-памяти, 2 Кбайта EEPROM для данных, программируемого массива счетчика, XRAM на 1024 байтов, аппаратный Watch-Dog Timer и более многосторонний серийный канал, который облегчает коммуникацию (EUART) мультипроцессора. Полностью статический дизайн T89C51AC2 сокращает энергетическое потребление системы, сбивая частоту к любому значению без потери данных, даже таких, как DC.

T89C51AC2 имеет два выбираемых программным обеспечением метода уменьшенной деятельности и 8-разрядные часы для дальнейшего снижения в энергетическом потреблении. В режиме холостого хода ЦП блокируется, пока внешние устройства и система прерывания все еще действуют. В режиме Power-down оперативная память сохранена, и все остальные функции являются недействующими.

Дополнительные особенности T89C51AC2 делают его мощнее для приложений, где нужно A/D (АЦП) преобразование, импульсной модуляции, высокой скорости I/O и рассчитывающей способности, как например технический контроль, товары широкого потребления, сигнализации, моторный контроль и др.

Оставаясь полностью совместимым с 80C52, T8C51AC2 предлагает супернабор стандартного микроконтроллера. В режиме X2 максимальная внешняя тактовая частота составляет 20 мгц, а время цикла достигает 300 нсек.

Рисунок 2.1 – Блок-схема T89C51AC2

а

Рисунок 2.2 – Конфигурация выводов

а) для PLCC4

б) для VQFP44

Дата добавления: 2017-02-01; Просмотров: 57; Нарушение авторских прав?; Мы поможем в написании вашей работы!