Студопедия

КАТЕГОРИИ:


Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748)

Проектирование интерфейсного модуля




В состав интерфейсного модуля (рис.5) входят следующие блоки:

- адресный дешифратор (ДШ);

- регистр цифро-аналогового преобразователя (RG ЦАП);

- регистр аналого-цифрового преобразователя (RG АЦП);

- триггер "Сбой" (Тг СБ);

- триггер "Готовность" (Тг ГОТ);

- буфер-формирователь (BF);

 

 


 
 


 

Таблица 1. Адресное пространство ЗУ

А 15 А 14 А 13 А 12 А 11 А 10 А9 А8 А7 А6 А5 А4 А3 А2 А1 А0 Адрес № стр. ЗУ  
                                Нач. адр. 00 00   ОЗУ
                                Кон. адр. 03    
                                Нач. адр. 04 00    
                                Кон. адр. 07    
                                Нач. адр. 08 00   ПЗУ
                                Кон. адр. 08    
                                Нач. адр. 09 00    
                                Кон. адр. 09    
                                Нач. адр. 0А 00    
                                Кон. адр. 0А    
                                Нач. адр. 0В 00    
                                Кон. адр. 0В    

 


 
 

Адресный дешифратор производит выбор порта (регистра или триггера) с которым производится обмен информацией, путем дешифрации его адреса поступившего с ША. По сигналу, поступающему с ДШ, производится либо синхронизация вводимой информации в порт, либо вывод выходов порта из высокоимпедасного состояния при чтении содержимого портов.

Регистр ЦАП служит для хранения цифрового эквивалента управляющего напряжения для его последующего преобразования в аналоговую величину в цифро-аналоговом преобразователе.

Регистр АЦП служит для приема и хранения цифрового эквивалента напряжения тахогенератора Uтг, после его преобразования в АЦП.

Информационный вход триггера СБ подключается к одному из разрядов ЩД. Синхронизация записи в триггер осуществляется сигналом с ДШ. При подключении светодиода к выходу триггера следует учитывать, что излучение светодиода происходит только при наличии разности потенциалов (1 и 0) на его выводах при прямом включении диода.

Запись информации в триггер ГОТ осуществляется внешними сигналами (информационным и синхронизирующим), поступающими с электропривода. Для того, чтобы не блокировать один из разрядов ШД состоянием триггера (0 или 1) выход триггера подключается к одному из разрядов ШД через буфер-формирователь (ВF) имеющий третье состояние. Вывод буфера из этого состояния (подключение триггера с ШД) осуществляется сигналом с ДШ.

Разработка адресного дешифратора.

Допустим, что начальный адрес постов интерфейсного модуля - 8716.

Тогда адреса остальных портов определяются соответственно - 8816, 8916 и 8А16.

 
 

Представим адреса портов в двоичном коде:

А7......... A0 - разряды ША;

1000 0111 - адрес RG ЦАП (порт 1);

1000 1000 - адрес RG АЦП (порт 2);

1000 1001 - адрес Тг СБ (порт 3);

1000 1010 - адрес Тг ГОТ (порт 4).

Адреса портов отличаются только в младших четырех разрядах ША, а старшая тетрада адреса неизменна (разряды А4-А7). Поэтому структура ДШ будет иметь вид, представленный на рис.6. Дешифрация разрядов А0 - А3, т.е. обращение к портам, будет иметь место только в том случае, если состояние старшей тетрады 1000 и хотя бы один из сигналов ЧтВВ или ЗпВВ примет нулевой уровень (обращение к портам ввода/вывода).

 

 




Поделиться с друзьями:


Дата добавления: 2017-02-01; Просмотров: 51; Нарушение авторских прав?; Мы поможем в написании вашей работы!


Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет



studopediasu.com - Студопедия (2013 - 2026) год. Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав! Последнее добавление




Генерация страницы за: 0.007 сек.