Проектирование блока ЗУ

Разработку блока ЗУ рассмотрим на примере. Пусть требуется спроектировать блок ЗУ со следующими параметрами:

- объем ОЗУ - 2К

- организация микросхем ОЗУ - 1024 х 4

- объем ПЗУ -1К

- организация микросхем ПЗУ - 256х 8

Это означает, что ОЗУ должно иметь объем 2 К байта при использовании микросхем, позволяющих хранить 1024 четырехразрядных слов. Соответственно и для ПЗУ.

Блок ЗУ организуется по страничному принципу. Каждая страница образована заданными микросхемами в количестве, позволяющем хранить 8-ми разрядные слова. Для хранения в ОЗУ 1 Кбайта необходимы две микросхемы с организацией 1024х4. Причем одна из них будет хранить младшие разряды байта Д0 - Д3, а другая - старшие Д4 - Д7.

Для организации ОЗУ в 2К байта необходимы две страницы, т.е. четыре микросхемы с заданной организацией.

Соответственно ПЗУ будет состоять из четырех страниц, каждая из которых будет организована на одной микросхеме.

Структура блока ЗУ представлена на рис. 3 (микросхемы D1, D2 - 0-я страница ОЗУ; D3, D4 - 1-я страница ОЗУ; D5 - 0-я страница ПЗУ; D6 - 1-я страница ПЗУ; 2-я и 3-я страницы ПЗУ не представлены). Разряды ША А0 - А9 поступают одновременно на все микросхемы ОЗУ, т.к. для адресации (выбора) 1024 четырехpазрядных ячеек памяти необходимы десять двоичных разрядов (1024). Аналогично для адресации ячеек памяти ПЗУ используются восемь разрядов А0 - А7.

Выбор той или иной страницы памяти производит адресный дешифратор. Для его разработки необходимо составить таблицу адресов ЗУ (табл. 1). Начальный адрес 0 - й страницы ОЗУ - 00 00₁₆, а конечный - 03 FF₁₆, т.к. последний адрес представляется логическими 1 во всех десяти разрядах А0 - А9. Начальный адрес следующей страницы ОЗУ формируется как двоичная сумма конечного адреса предыдущей страницы и логической 1 в младшем разряде, т.е. имеем перенос 1 в разряд А10. Для определения конечного адреса этой страницы к начальному адресу прибавляем 2¹⁰,т.е. код с логическими 1 в разрядах А0 - А9. Аналогично строится таблица для страниц ПЗУ.

Анализ таблицы позволяет заключить, что отличие адресов 0-й и 1-й страниц ОЗУ состоит в разряде А10. Если А10 = 0, то обращение производится к 0-й странице, а если А10 = 1, то к 1-й странице ОЗУ.

Если в разряде A11 появляются логические 1, то производится адресация ПЗУ, а если 0 - то ОЗУ. Причем номер страницы ПЗУ определяется состоянием разряда A8. Если А8 = 0, то производится обращение к 0 странице ПЗУ (при условии А11 = 1), если А8 = 1, то производится выбор 1-й страницы ПЗУ.

На основании проведенных рассуждений строится адресный дешифратор (pис.4).

Используемые дешифраторы имеют вход "Разрешение дешифрации" Р. Если на этом входе присутствует уровень логического 0, то дешифрация разрешена. На вход разрешения первого дешифратора подаются сигналы ЧтП и ЗпП, объединенные по "И". В этом случае дешифрация номеров страниц ЗУ будет производится только в том случае, когда имеет место обращение к ЗУ. Сформированные сигналы "Выбор страниц" поступают на входы "Выбор микросхем" (ВМ) каждой страницы ЗУ (рис.3).При наличии уровня логического 0 на этом входе микросхема ЗУ выводится из высокоимпедансного состояния и, если это схема ПЗУ, то её выход подключается к ШД, на которую поступают данные выбранные по адресу в соответствии с состоянием разрядов А0 - А7.

Дата добавления: 2017-02-01; Просмотров: 76; Нарушение авторских прав?; Мы поможем в написании вашей работы!