Признаков

При использовании вычитающего счётчика с входом S достаточно учитывать только нулевые позиции числа 2n – КС, поскольку в противном случае счётчик никогда не выйдет из начального, единичного, состояния.

Счётчики с произвольным модулем счёта являются основой делителей частоты.

Первый вариант реализуется, например, на реверсивном счётчике:

Исходное состояние задаётся кодом по информационным входам D (2ⁿ-К_С в режиме суммирования или К_С в режиме вычитания). Установка счётчика в это состояние (цикл счёта) организуется соединением входа управления предварительной установкой (входа L) с выходом переноса или займа в зависимости от выбранного направления счёта.

D₁ CT2 1 N Второй вариант

D₂ 2 предполагает ис-

D₃ 4 С СТ2 Y ЦК z пользование циф-

D₄ 8 Q Вых. рового компарато-

L R ра (ЦК).

+1 На входы ком-

-1 ³15 Вых. паратора подаётся выходной код счётчика и

R £ 0 опорный код, соответствующий коэффициен-

ту деления N.

При достижении счётчиком состояния, код которого равен опорному, компаратор формирует сигнал сброса счётчика в нулевое состояние.

Один из вариантов построения цифрового компаратора при единичном значении сигнала сброса описывается ФАЛ: z = (y₁Ån₁)Ú(y₂Ån₂)Ú…Ú(y_mÅn_m), где m – число разрядов счётчика.

4.ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА.

4.1. Классификация и основные характеристики ЗУ.

ЗУ

Оперативные (ОЗУ) Постоянные (ПЗУ)

Статические Динамические Масочные Однократно Репрограммируемые

(RAM) (RAMD) (ROM) (PROM) (EPROM, EEPROM)

ЗУ разделяются на оперативные (ОЗУ) и постоянные (ПЗУ).

ОЗУ предназначены для сравнительно кратковременного хранения информации. При отключении напряжения питания информация в них разрушается.

По способу хранения информации в запоминающем элементе различают:

1. Статические ОЗУ (сокращённо обозначаются RAM), где в качестве запоминающих элементов используются асинхронные RS-триггеры.

2. Динамические ОЗУ (сокращённо обозначаются RAMD), в которых хранение информации осуществляется за счёт заряда конденсаторов, сформи-рованных в структуре полупроводника.

ПЗУ предназначены для длительного хранения информации, которая сохраняется и при отсутствии напряжения питания.

ПЗУ разделяются на три группы:

1. Масочные ПЗУ (сокращённо обозначаются ROM), в которые информация записывается однократно в процессе изготовления.

2. Однократно программируемые (сокращённо обозначаются PROM), в которые информация записывается также однократно, но пользователем.

3. Перепрограммируемые или репрограммируемые, допускающие возможность стирания и повторной записи информации.

ПЗУ, в которых стирание информации обеспечивается электрическим путём, сокращённо обозначаются EEPROM, а ультрафиолетовым облучением – EPROM.

Все типы ЗУ изготавливаются в виде интегральных микросхем. При этом в маркировке микросхем ОЗУ используются буквы РУ. В маркировке микросхем ПЗУ типа ROM используются буквы РЕ, типа PROM – буквы РТ, типа EPROM – буквы РФ, а типа EEPROM – буквы РР.

Выходные цепи ОЗУ организуются с тремя состояниями, а ПЗУ – как с тремя состояниями, так и с открытым коллектором.

Важнейшими характеристиками ЗУ являются:

1. Общая ёмкость С, которая определяется числом хранимых слов N и их разрядностью m: С = Nm.

Для хранения одноразрядного слова в ЗУ отводится запоминающий элемент. М-разрядные слова хранятся в ячейках памяти, каждая из кото-рых состоит из m запоминающих элементов.

Ёмкость ЗУ измеряется в битах, байтах (1байт = 8 бит), килобитах (1Кбит = 1024 бит), килобайтах (1Кбайт = 8 Кбит = 8192 бит).

2. Быстродействие характеризуется временем обращения, которое определяется с момента начала записи или считывания информации до момента их завершения, включая и подготовку ЗУ к следующему обращению.

Среди других временных параметров часто приводят длительность импульсов и пауз на различных входах ЗУ, величины временных сдвигов между сигналами и т.д.

Эти параметры необходимы для обеспечения устойчивой работы мик-росхемы ЗУ.

3. Напряжение питания, напряжения и токи сигналов в различных режимах работы ЗУ, потребляемая мощность.

4. Соответствие между сигналами управления и режимами работы ЗУ.

4.2. Организация накопителя ЗУ.

Накопитель является основной частью ЗУ. Состоит он из отдельных запоминающих элементов, число которых равно числу бит хранимой информации.

У каждого запоминающего элемента имеется определённый номер (адрес), который должен быть указан при каждом обращении к ЗУ.

Таким образом, в полупроводниковых ЗУ используется адресный принцип хранения информации.

К накопителю запоминающий элемент подключается с помощью адресных и разрядных линий (проводников).

Адресные линии используются для выделения одного или совокупности запоминающих элементов, которым устанавливается режим считывания или записи.

По разрядным линиям передаётся записываемая или считываемая информация.

В современных ЗУ функции записи и считывания совмещаются на одной разрядной линии.

При построении накопителей используются в основном два способа объединения запоминающих элементов – словарный и матричный.

Словарная организация предусматривает одновременное обращение к нескольким находящимся в строке запоминающим элементам (к одному слову).

ЛЕКЦИЯ 13

Структура накопителя со словарной организацией имеет вид:

РЛ РЛ РЛ Адрес выбираемой строки

определяется подачей разреша-
ЗЭ₁₁ ЗЭ₁₂ … ЗЭ_1n ющего сигнала на соответству-
ющую адресную линию.
ЗЭ₂₁ ЗЭ₂₂ … ЗЭ_2n Выделение отдельного за-
поминающего элемента выб-
ранной строки осуществляется

ЗЭ_m1 ЗЭ_m2 … ЗЭ_mn разрядными линиями.

В накопителе матричного

Разрядная линия типа обеспечивается обраще-

ние к каждому запоминающе-

му элементу независимо от

ЗЭ₁₁ ЗЭ₁₂ ЗЭ_1n других.

Структура накопителя с та-

кой организацией имеет вид:

Выбор нужного запомина-

ющего элемента задаётся пе-

ресечением соответствующих

адресных линий по координа-

там X и Y, на которые поданы

разрешающие сигналы.

Адресные линии Y РЛ_K …РЛ₁

Путём наслаивания одноразрядных нако-
пителей формируется К-разрядный накопи-
тель: АЛ Х

Соответствующие адресные линии (АЛ) АЛ Y
одноразрядных накопителей соединяются параллельно. В результате образуется mn К-разрядных ячеек.

4.3. Статические ОЗУ.

Накопитель статических ОЗУ имеет матричную структуру.

Запоминающий элемент накопителя представляет собой RS-триггер, построенный на многоэмиттерных транзисторах:
РЛ +5В

Разрешающий сигнал по адресным ли-

ниям (уровень логической 1) определяет

факт обращения к запоминающему элемен-

VT2 Упр. ту с целью записи или считывания.

VT1

АЛ Х При записи информационным входом

АЛ Y является разрядная линия (РЛ), а на управляющий вход подаётся сигнал, инверсный информационному.

Таким образом, при записи 1 открыт второй транзистор, а 0 – первый.

В режиме хранения (на адресных линиях уровень логического 0) эмиттерный ток открытого транзистора замыкается на землю через адресный эмиттер.

При считывании на управляющий вход подаётся уровень между 0 и 1 (1 – 1,5 В) и величина тока в разрядной линии определяет состояние триггера. Меньшее значение тока соответствует единичному состоянию, а большее – нулевому.

Статические ОЗУ имеют следующее условное графическое обозначение:

А₁ RAM Символами А_i помечены адресные входы, исполь-

А₂ зуемые для выбора запоминающего элемента нако-

пителя;

А_n DO символом W/R – вход выбора режима (write/read

W/R - запись/чтение);

CS символом CS – вход выбора кристалла (подобен

DI стробирующему входу КЦУ);

символом DI – информационный вход (input), а DO – выход (output).

Микросхема статического ОЗУ имеет следующую структуру:

Структура микросхемы включает накопитель (НК), дешифраторы кода адреса строк Х и столбцов Y, усилители записи (УЗ) и считывания (УС), уст-
ройство управ-
n DCX 2ⁿ УС ления (УУ).

НК DO

2n CS CS W/R Режим
A УУ 1 ~ Хран.

n DCY 2ⁿ DI W/R 0 1 Счит.

УЗ 0 0 Запись

Устройство управления задаёт режимы работы ОЗУ в соответствии с комбинацией сигналов CS и W/R:

В режиме хранения УЗ блокирован, а выходы УС и одного из дешифраторов установлены в третье состояние.

В результате разрушена связь накопителя с входом и выходом, что исключает возможность случайного искажения хранимой информации.

Разряды адресной шины А разделяются на две группы, одна из которых определяет номер строки, а другая – номер столбца накопителя.

Дешифраторы DCX и DCY формируют разрешающие сигналы по одной строке и одному столбцу накопителя, определяя адресованный запоминающий элемент.

В режиме записи открывается УЗ и бит информации со входа DI записывается в выбранный запоминающий элемент.

При этом выход УС остаётся в третьем состоянии.

В режиме считывания бит информации через УС поступает на выход ОЗУ. При этом УЗ остаётся заблокированным.

Во времени сигналы распределяются следующим образом:
А
t Сигнал CS должен по-
W/R даваться с задержкой от-
t носительно адресного сиг-
T_{Ц ОБР.} нала.
CS Тем самым устраняет-
t ся возможность ложного
DO обращения к накопителю
t при смене адреса.
DI К моменту подачи
t сигнала CS должны быть установлены сигналы на всех остальных входах ОЗУ.

В режиме считывания содержимое адресуемого запоминающего элемента формируется на выходе ОЗУ с некоторой задержкой. Задержка имеет место и при переключении выхода ОЗУ в третье состояние после снятия сигнала CS.

Эти задержки связаны с процессами включения и выключения выходных цепей.

Цикл обращения определяется сигналом CS.

Ёмкость статических ОЗУ не превышает 64 Кбит, а время цикла обращения – четырёх мкс. Потребляемая мощность, за редким исключением, не бывает больше 0,6Вт.

4.4. Динамические ОЗУ.

Накопитель динамических ОЗУ имеет словарную организацию.

Бит информации хранится на так называемых "запоминающих емкостях", в качестве которых используются паразитные ёмкости p-n-перехо-да. Следовательно, считывание информации состоит в определении, заряжена или нет запоминающая ёмкость.

Запоминающая ёмкость состояние 0 может сохранять неопределённо долго, а состояние 1, из-за утечки заряда, - только ограниченное время. Поэтому необходимо периодически восстанавливать хранимую информацию.

Операция периодического восстановления информации называется рефреш или регенерацией.

Запоминающий элемент динамического ОЗУ строится по следующей схеме:
Запоминающей ёмкостью служит пара-
АЛ РЛ зитная ёмкость С затвора транзистора VT_2.

VT₁ VT₃ C_р Перед считыванием подаётся управля-
VT₄ ющий сигнал, который открывает транзис-
VT₂ Упр. тор VT₄ и паразитная ёмкость С_р РЛ подза-

С ряжается от источника питания.
+Е_П Затем на АЛ подаётся сигнал считывания, который открывает транзистор VT₃, но не может открыть VT₂.

Если запоминающий элемент хранит 1, то конденсатор С заряжен и тогда транзистор VT₂ открыт. В этом случае через открытые транзисторы VT₃ и VT₂ конденсатор С_р разряжается и низкий уровень сигнала в РЛ соответствует хранимой 1.

Если запоминающий элемент хранит 0, то ёмкость С разряжена, транзистор VT₂ закрыт и сигнал на АЛ не может вызвать разряд ёмкости С_р. Высокий уровень сигнала в РЛ соответствует хранимому 0.

При записи на АЛ подаётся высокий уровень сигнала, открывающий транзистор VT₁, который подключает к РЛ конденсатор С. В результате независимо от своего предыдущего состояния ёмкость оказывается заряженной (за-пись 1) или разряженной (запись 0).

Динамические ОЗУ имеют следующее условное графическое обозначение:

А₁ RAM Символом CAS помечен вход выбора столбцов,
A₂ а символом RAS – вход выбора строк накопителя.
Назначение остальных входов аналогично ста-
A_n DO тическому ОЗУ.
W/R
CAS Микросхема динамического ОЗУ имеет следу-
RAS ющую структуру:
DI

РгА m DCX 2^m НК УУ CAS
A m
n n 2ⁿ RAS
DCY 2ⁿ УР
W/R

УЗ УС
DI DO

Структура микросхемы включает накопитель (НК), регистр адреса (РгА), дешифраторы кода адреса строк Х и столбцов Y, усилители записи (УЗ) и считывания (УС), усилители регенерации (УР), устройство управления (УУ).

Устройство управления задаёт режимы работы RAS CAS W/R Режим
ОЗУ в соответствии с комбинацией сигналов CAS, 1 ~ ~ Хран.
RAS и W/R: 0 1 ~ Реген.

0 0 0 Запись

0 0 1 Счит.

Работу ОЗУ поясним с помощью временных диаграмм:
А Коды номера строки
t столбца накопителя по-
RAS даются по одним и тем
t же адресным линиям в
W/R два приёма.
t Сначала подаётся
CAS m-разрядный код стро-
t ки, который фиксиру-
DO ется в регистре адреса
t по сигналу RAS.
DI При этом с помощью

При отсутствии разрешающего сигнала CAS за относительно короткое время будет произведена регенерация запоминающих элементов выбран-ной строки.

Регенерация заключается в передаче информации из запоминающих элементов адресованной строки в двунаправленные усилители регенерации, с выходов которых информация вновь записывается в те же запоминающие элементы.

Таким образом, формируя в каждом цикле обращения последовательность адресов строк, можно за 2^m тактов обеспечить полную регенерацию ОЗУ.

После адресации строки подаётся n-разрядный адрес столбца, который также фиксируется в регистре адреса, но по сигналу CAS.

Этот код с помощью дешифратора DCY обеспечивает выбор одного из усилителей регенерации.

При этом значение сигнала W/R определяет режим работы ОЗУ: запись или считывание.

Задержки сигналов друг относительно друга вызваны причинами, аналогичными причинам статического ОЗУ.

Цикл обращения определяется сигналом RAS.

Предельные значения основных параметров динамических ОЗУ составляют: ёмкость - 256 Кбит, время обращения - 1 мкс, потребляемая мощность – 0,5 Вт.

ЛЕКЦИЯ 14

4.5. ПЗУ.

Накопитель ПЗУ представляет собой совокупность обычно 8-разряд-ных ячеек памяти.

В масочных ПЗУ (типа ROM) накопитель имеет словарную организацию. Запоминающий элемент накопителя состоит из биполярного (или поле-
вого) транзистора и плавкой перемычки (П).
+Е_П РЛ
Запись информации производится на заводе-изго-
товителе с помощью индивидуальных для конкретных
заказчиков фотошаблонов (масок).
П При записи 1 перемычка оставляется, а при за-
писи 0 – разрушается (пережигается).
АЛ

Графически масочные ПЗУ изображаются следующим образом:

А ROM Принцип построения большинства микросхем этой
0 DO группы ПЗУ одинаков и может быть представлен сле-
1 0 дующей структурной схемой:

1