Art-galaxy fashion ball-2016

Внимательно отнеситесь к заполнению анкеты и выбору фотографий.

Документы вложить в письмо ОТДЕЛЬНЫМИ файлами. В теме письма указать «Имя/Фамилия/Должность/Страна».

+ 5-6 фото (9х12) – на фото только соискатель, портрет, в полный рост, без очков, хорошего качества;

+ копию загранпаспорта (1 страница с фото и личными данными);

Без всех перечисленных регистрационных документов кандидатура рассматриваться не будет.

1. Гук М. Аппаратные средства IBM PC. Энциклопедия – СПб.: 3-е изд. — СПб.: Питер, 2006.

2. Касперски К. Техника оптимизации программ. Эффективное использование памяти. ‑ СПб.: БХВ-Петербург, 2003.

3. Таненбаум Э. Архитектура компьютера, 5-е изд. — СПб.: Питер, 2009.

4. Таненбаум Э. Современные операционные системы. 3-е изд. - СПб.: Питер, 2010.

5. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем: Учебник для вузов –
СПб.: Питер, 2011.

1. Богачев К. Ю. Архитектура процессоров. М.: Изд-во МГУ, 1999.

2. Брэй Барри Микропроцессоры Intel: 8086/8088, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro Processor, Pentium 4. Архитектура, программирование и интерфейсы. ‑ СПб.: БХВ-Петербург, 2005.

3. Гудмен Дж. Управление памятью для всех. – К.: “Диалектика”, 1995. – 528 с.: ил.

4. Гук М. Аппаратные интерфейсы ПК. Энциклопедия – СПб.: Питер. 2003.

5. Гук М., Юров В. Процессоры Pentium III, Athlon и другие – СПб.: Питер, 2007.

6. Ирвин Кип Р. Язык ассемблера для процессоров Intel: Учебное пособие, 4-е изд. – Изд-во “Вильямс”, 2005.

7. Корнеев В.В., Киселев А.В. Современные микропроцессоры СПб.: БХВ-Петербург, 2003.

8. Рудометов Е., Рудометов В. Материнские платы и чипсеты – СПб.: Питер, 2002.

9. Фролов А. В., Фролов Г. В. Аппаратное обеспечение IBM PC. М.: Диалог-МИФИ, 1992.

10. Юров В. И. Assembler. Учебник для вузов, 2-е изд. СПб.: Питер, 2003.

	Устройство простейшего компьютера и адресация	Процессор, шина, память, бит, байт, слово, двойное слово
	Принципы фон Неймана	Счетчик команд, регистры, команды переходов, память
	УУ и АЛУ. Типы команд. Измерение производительности компьютера.	Тактовый генератор, тактовая частота, MIPS, мегагерцы
	Системы счисления. Двоичная, восьмеричная и шестнадцатеричная арифметика.	Преобразование чисел, примеры умножения и деления.
	Цифровая логика и операции над битами	NOT, AND, OR, XOR, логические вентили, перенос, регистр флагов, операция сдвига, сложение и умножение последовательностей битов, польская запись, сумматор.
	Простейшие способы оптимизации выполнения команд. CISC и RISC. Принципы RISC.	Разрядность шины, интерпретация команды
	Методы работы с внешними устройствами. Типы прерываний и структура обработчика.	Поллинг, прерывания, контекст.
	Представление данных в ЭВМ. Форматы данных. Представление целых чисел.	Несколько вариантов для знаковых величин.
	Представление данных в ЭВМ. Форматы данных. Представление чисел с плавающей точкой.	Нормализованные и ненормализованные числа. IEEE 754/1985. Действительные числа и числа с плавающей точкой.
	Представление данных в ЭВМ. Форматы данных. Символьные данные. Массивы. Строки. Стек.	Алфавит, кодировка. FIFO. LIFO. Указатель стека.
	Представление данных в ЭВМ. Форматы данных. BCD. Структуры. Специальные типы данных.	Перенос из бита 3. Флаги, адреса, указатели. Пакеты.
	Методы адресации и использование регистров при адресации. Непосредственная, прямая, регистровая и косвенная регистровая адресация.	Статический и динамический функционал, группы регистров.
	Методы адресации и использование регистров при адресации. Индексная и относительная индексная адресация. Использование стека при адресации.	Работа со стеком на примере архитектуры IA-32.
	Методы адресации и использование регистров при адресации. Представление адреса в командах перехода. Представление адреса с использованием сегментных регистров.	Примеры команд перехода в одной из архитектур: x86, MIPS, risc-SPARC.
	Три основные архитектуры организации кэша	Прямого отображения, полностью ассоциативный, ассоциативный по множеству
	Кэш. Типы кэш-памяти по стратегии обновления основной памяти. Механизмы замещения строк. Организация кэш-памяти в современных ЭВМ.	Тэг, строка, достоверность, промах, попадание, ассоциативная память, гарвардская архитектура, многоуровневая и многовходовая кэш-память.
	Архитектура с общей шиной. Децентрализованный арбитраж.	Коллизия, задатчик, исполнитель, захват и освобождение шины, приоритет, контроллер устройства.
	Архитектура с общей шиной. Централизованный арбитраж. Структура приоритетов при централизованном арбитраже.	Арбитр шины, задатчик, исполнитель, захват и освобождение шины, приоритет, контроллер устройства.
	Архитектура с общей шиной. Механизмы обмена данными.	Задатчик, исполнитель, захват и освобождение шины, порты ввода-вывода, контроллер DMA.
	Организация конвейера команд. Скалярный, суперскалярный и суперконвейерный вычислитель.	Стадии, зависимые и независимые команды, главный конвейер.
	Основы схемотехники, базовые элементы, конструирование булевых функций.	Логические вентили, защелки, триггеры, полусумматор, сумматор.
	Предсказание переходов. Регистровые окна и переименование регистров.	Спекулятивное исполнение инструкций.
	Классификация Флинна с примерами реализации архитектур.	Поток.
	Архитектуры VLIW и EPIC. Особенности спекулятивного исполнения инструкций в архитектуре EPIC.	Ярлык, слот задержки, регистровые окна, маска, регистры предикатов.
	Закон Амдала.
	Дополнения Ванга и Бриггса к классификации Флинна.	Мультипроцессоры, мультикомпьютеры.
	Архитектура MIPS	Регистры, система команд, способы адресации.
	Согласование кэшей в мультипроцессорных системах и многоядерных процессорах.	Каталог, когерентный кэш. MOESI, MESI
	Архитектура SPARK	Регистры, система команд, способы адресации.
	Характеристики машинных команд	Формат, структура, адресность, способы адресации, функциональные типы.
	Архитектура системы команд. Три основные классификации, примеры.	CISC, RISC, VLIW, EPIC. Модели: аккумуляторная, стековая, регистровая, с ограниченным доступом к памяти.
	Сегментная модель памяти. Страничная модель памяти	Физическое, логическое и виртуальное адресное пространство задачи. Сегменты и смещения, дескрипторы и селекторы. Страницы и каталоги страниц. Свопинг.
	Режимы работы процессоров INTEL х86. Уровни привилегий в защищенном режиме.	Адресация в real mode, V86, SMM. Кольца защиты и их предполагаемое назначение. Привилегированные и запрещенные команды.
	Работа процессоров INTEL х86 в защищенном режиме.	Селектор, дескриптор, GDT, LDT, GDTR, LDTR, предел, виртуальная память задачи.
	Физическая организация DRAM	Матрица ячеек, интерфейсная «обвязка», регенерация, синхронизация
	Типы DRAM, схемы пакетных циклов	FPM, EDO, BEDO, SDRAM, DDR, DDR2, DDR3, тайминги, латентность.